基于0.13μm CMOS技术的超宽带低噪放大器设计

苏丽梅; 郝群; 马建荣

您当前的位置：

首页 >

文章列表页 >

基于0.13μm CMOS技术的超宽带低噪放大器设计

电子与电子信息 | 更新时间：2026-09-14

- 基于0.13μm CMOS技术的超宽带低噪放大器设计
- An UWB Low Noise Amplifier in 0.13 μm CMOS
- 中北大学学报（自然科学版） 2013年34卷第2期页码：199-203
- 作者机构：
  
  1. 北京理工大学光电学院
  2. 中北大学信息与通信工程学院
- 作者简介：
- 基金信息：
  
  国家自然科学基金资助项目(61204040);北京市自然科学基金资助项目(4123092)
- DOI：
  中图分类号：
- 纸质出版：2013
- 稿件说明：
移动端阅览
苏丽梅, 郝群, 马建荣. 基于0.13μm CMOS技术的超宽带低噪放大器设计[J]. 中北大学学报（自然科学版）, 2013,34(2):199-203.

苏丽梅, 郝群, 马建荣. An UWB Low Noise Amplifier in 0.13 μm CMOS[J]. 2013, 34(2): 199-203.
苏丽梅, 郝群, 马建荣. 基于0.13μm CMOS技术的超宽带低噪放大器设计[J]. 中北大学学报（自然科学版）, 2013,34(2):199-203. DOI：

苏丽梅, 郝群, 马建荣. An UWB Low Noise Amplifier in 0.13 μm CMOS[J]. 2013, 34(2): 199-203. DOI：

摘要

针对信号频段为3.1～10.6GHz的超宽带系统射频前端

提出一种基于0.13μm CMOS技术的低噪声放大器设计与实现.该放大器采用两级结构

通过第一级单端型电阻反馈和第二级单端转差分型电压缓冲器的级联设计

在获得足够的信号功率增益的同时

能够实现超宽带范围内的输入匹配.整体电路仿真结果表明:在3.1～10.6GHz的工作频段

电压增益为23.2dB

输入回波损耗小于-13dB.在6GHz时噪声系数最小值为2.4dB

最大值为2.7dB

输入三阶交调截取点(IIP3)为-11.9dBm.在1.2V电源电压下

该低噪声放大器功耗为12.2mW

芯片面积为0.32mm2.

Abstract

Aiming at the design of radio frequency(RF) front-end of the ultra-wideband(UWB) system with the signal frequency band of 3.1～10.6 GHz

a low noise amplifier(LNA) based on 0.13 μm CMOS technology was presented.With cascading the first stage with single-ended resistor feedback architecture and the second stage of single-to-differential voltage buffer

the proposed LNA obtained large power gain and simultaneously realized input impedance matching in the whole ultra wideband.The simulation results show a 23.2 dB voltage gain and input return loss below-13 dB from 3.1～10.6 GHz

2.4 dB and 2.7 dB minimum and maximum noise figure(NF)

and-11.9 dBm IIP3 at 6 GHz are achieved.With 1.2 V supply voltage

the wideband LNA consumes 12.2 mW.The silicon area is 0.32 mm2.

关键词

Keywords

references

Hernandez M,Miura R.Coexistence of IEEE 802.15.6TM-2012 UWB-PHY with other UWB systems[C].IEEE International Conference on Ultra-Wideband,2012:46-50.

Goeckel D,Mehlman J,Burkhart J M.A class ofultra wideband systems with simple receivers[C].IEEE Miltary Communications Conference,2007:1.

Lim K,Min S,Lee S,et al.A 2×2 MIMO tri-banddual-mode direct-conversion CMOS transceiver forworldwide WIMAX/WLAN applications[J].IEEEJournal of Solid-State Circuits,2011,46(7):1648.

Liao S,Chang Y S,Wu C H.A 70 Mb/s 100.5 dBmsensitivity 65 nm LP MIMO chipset for WiMAXportable router[J].IEEE Journal of Solid-StateCircuits,2012,47(1):61-74.

Kim J,Buckwalter J F.A switchless,Q-bandbidirectional transceiver in 0.12μm SiGe bicmostechnology[J].IEEE Journal of Solid-StateCircuits,2012,47(2):368-380.

Chang C J,Wang P C,Tsai C Y,et al.A CMOStransceiver with internal PA and digital pre-distortionfor WLAN 802.11a/b/g/n applications[C].IEEERadio Frequency Integtated Circuits Symposium,2010:435-438.

Tan S C,Song F,Zheng R,et al.An ultra-low-costBluetooth SoC in 0.11μm CMOS[C].IEEE AsiaSolid-State Circuits Conference,2011:365-368.

Sadhwani R,Ben-Bassat A,Banin R,et al.A fullyintegrated 802.11n radio with 24 GHz harmonic LOgeneration for low-cost,low power,multi-standardsystems[C].IEEE Radio Frequency IntegratedCircuits Symposium,2011:1-4.

Bevilacqua A,Niknejad A M.An ultra-widebandCMOS LNA for 3.1 to 10.6 GHz wireless receiver[J].IEEE ISSCC Tech.Dig.,2004,1:382-383.

Lin Yijing.A 3.1～10.6 GHz ultra-wideband CMOSlow noise amplifier with current-reused technique[J].IEEE Microwave and Wireless ComponentsLetters,2007,17:232-234.

Reiha M T,Long J R.A 1.2 V reactive-feedback3.1～10.6 GHz low-noise amplifier in 0.13μmCMOS[J].IEEE Journal of Solid-State Circuits,2007,42:1023-1033.

Liao Chihfan,Liu Sheniuan.A broadband noise-canceling CMOS LNA for 3.1～10.6 GHz UWBreceivers[J].IEEE Journal of Solid-State Circuits,2007,42:329-339.

Perumana B G,Zhan J H C,Taylor S S.A 9.2 mW,4～8 GHz resistive feedback CMOS LNA with 24.4dB gain,2 dB noise figure,and 21.5 dBm OutputIP3[J].Silicon Monolithic Integrated Circuits in RFSystems,2008:34-37.

Lerdsitsomeboon W,Kenneth K O.Technique forintegration of a wireless switch in a 2.4 GHz singlechip radio[J].IEEE Journal of Solid-State Circuits,2011,46(2):368-377.

Behzad Razavi.Design of analog CMOS integratedcircuits影印版[M].北京:清华大学出版社,2005.

浏览量

163

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于机器学习的复合材料结构设计与性能表征研究进展

鱼类自主游动时摆频与摆幅的最优组合研究

混联式四足紫苏播种机器人构型设计与研究

《中北大学学报(自然科学版》》征稿简则

OFDM中基于DFT的自适应信道估计算法